基于RapidIO互连技术的第四代TDD基站系统设计
来源:    发布时间: 2015-05-13 15:09   2126 次浏览   大小:  16px  14px  12px
考虑到传统共享总线技术遇到的困难,提出了新型总线技术RapidIO——一种伪串行、源同步、点对点、高可靠性、高速率的系统互连技术。简要地从RapidIO的主要技术特点、体系结构、系统拓扑、协议层次和流量控制等方面对其进行分析,提出了一种基于RapidIO互连技术实现第四代(4G)TDD基站系统平台设计方案,并对这种平台的每部分的结构和功能进行详细的分析和研究,这种平台基于RapidIO架构的系统为下一代通信及数据网络应用提供了一个高性能、高可靠性的符合现代传输需求的应用,给应用市场提供一个良好的解决方案。

杨李娜,王勇,田辉,北京邮电大学


关键词:总线技术,RapidIO技术,第四代(4G)TDD 基站,无线宽带通信平台

1. 引言

作为摩尔定律预测的持续趋势的直接结果,新型电子器件的性能持续以指数速率改善。基本原理的限制使共享总线技术走到尽头。传统总线技术如PCI 是基于共享、并行的体系结构,以提高时钟频率和增大总线宽度来改善性能,这同时也限制它的发展。这些限制包括:


(1) 提高时钟频率,但加重了信号偏移的影响,缩短了可能共享的总线周期。

(2) 拓宽总线,在并行的宽总线技术中,并行数据位之间的偏移随位数增加而越趋明显;同时宽总线占据更多芯片管脚和电路板面积。

(3) 电能耗损,在多点接入的共享总线中,增加节点数会增大电容,在所需的频率下,需增大电压才能驱动总线。

(4) 在共享总线技术中,总线上的信号飞行时间使数据的传输延迟,影响系统的吞吐量。



图1 总线互连方式的发展

总线互连方式的发展如图1 所示,从单分段到级联多分段共享总线互连系统,其基本原理均带来以上几点的约束,性能的发展潜力殆尽,因此需要一种可升级的高性能系统互连体系结构,使数字系统摆脱困境。这种新型总线应具备如下性能:


(1) 窄总线宽度:窄总线接口能减小信号偏移,接口间更容易保持信号线等长,减小布线难度。

(2) 源同步:参考时钟信号嵌入数据,能实现长距离高频传输。

(3) 点对点:延迟的取消,使信号偏移影响减小,为提高系统时钟频率提供了前提条件,降低了信号线等长的限制,减小布线难度,且提高了系统吞吐率。

(4) 物理层基于低电压差分信号(LVDS,Low- Voltage Differencial Signals):LVDS在1米距离内可传输高速信号,低摆幅高速信号使系统功耗降低,采用紧耦合差分信号,降低电磁干扰(EMI,Electro Magnetic Interference),可高效、准确传输高速信号。

(5) 软件的透明性:允许多种数据协议运行,为广泛的应用提供系统互连。


利用点对点、窄接口、源同步和高时钟频率的总线体系结构,信号偏移影响的限制影响降低,系统互连性能得到改善。拥有以上优点的新型互连总线包括PCI-Express、InfiniBand、HyperTransport和RapidIO等,代表新型总线的发展方向,其中RapidIO以其高带宽、低延时及具备硬件保证达99.999%的高可靠性为系统互连提供良好的解决方案。


2. RapidIO协议概述

RapidIO规范定义了3 层体系结构协议,分层结构支持以后对协议的扩展,从而提供了更好的前向兼容性,消除了异构系统互连所需的桥接技术,使用统一的软硬件处理差别,节省了开销。这三层协议包括:


(1) 逻辑层:定义报文格式及端点设备发起并完成一次事务的必要信息。

(2) 传输层:定义 RapidIO 地址空间并为报文在端点设备间传输提供必要的路由信息。

(3) 物理层:描述设备级接口,明确说明包传输机制、流量控制、电气特性和底层错误处理。物理接口包括8/16 位并行接口标准和1X/4X 串行接口标准(其数据传输速率见表1):

    1)并行接口适用于高性能、高带宽、传输距离1 米内的印制板或底板间互连,处理器、网络处理器及高性能背板互连等。

    2)串行接口适用于长距离传输、引脚数有限、延迟要求不高的应用,如背板控制平台,消息通道、DSP 等互连。



表1 并行RapidIO 数据传输速率



表2 串行RapidIO 数据传输速率

2.1 先进的流量控制


先进的流量控制目标:保证用户应用(连接、传输和交换)所需的QOS 水平。点对点宽带连接、低系统时延、无阻塞和严格优先分级使RapidIO能进行先进的流量控制通过。


2.2.1 虚拟输出队列流控和虚拟通道流控


RapidIO流控机制包含先进的虚拟输出队列(VoQ, Virtual-output-Queuing)流控和虚拟通道(VC, Virtual Channel)流控。其类似于十字路口交通模型如图2所示:①、②为VoQ流控模型,多通道保证系统无阻塞;③、④为VC流控模型,严格的优先分级和带宽保证系统信息均能传输。



图2 VC和VoQ流量控制模型

2.2.2 VC/VOQ流控性能仿真


为深入了解VC/VoQ流控的性能,我们仿真了2KBytes,即32个RapidIO包,突发长度为20,仿真结果如图3所示。从仿真曲线可知,没有VC和VoQ流控的交换结构(图中黑线):在1%的负载下能达到延时为200ns的基本性能,但是在55%负载下,延时达无限大。有VC和VoQ流控的结构(图中白线):在1%的负载下,有800ns的延时;当负载在25%以上时,时延开始低于没有流控的系统;当负载达80%以上时,时延增大但仍能传输系统信息。体现了VC和VoQ流控系统级性能优势。



图3 VC/VOQ流控性能仿真曲线

3. 基于RapidIO的第四代TDD系统

3.1 RapidIO技术的应用现状


在新型的总线技术中,InfiniBand应用于系统域(SAN)互连;HyperTransport和PCIExpress被视为PCI总线的点到点版本,可维持与PCI架构的互连兼容性,但没有提供嵌入式系统开发者所需的可扩展性、鲁棒性和效率;百兆、千兆以太网适合于低成本和速率小于500Mbps的系统互连,在更高速率的系统互连应用中,由于需要更高的软件开销(特别是在和TCP/IP协议一起使用时),与以太网相比,RapidIO具有明显的优势。 图4为RapidIO技术的应用领域。



图4 RapidIO在子系统中或跨越背板系统内互连

3.2 TDD基站系统通信平台分析


4G是集3G与WLAN于一体,能够以100Mbps的速度下载,上传速度也能达到20Mbps,因此高速的传输技术必须在硬件设计方面体现。我们利用串行RapidIO技术,设计了适用于无线宽带通信系统的平台,如图5所示。此平台主要由1个ATCA母板和3个AMC子板和1个ASIC接收板组成,其间互连以及母板间互连主要通过系统主交换芯片TSI578完成,还有其他模块包括电源、复位、配置、时钟和指示等,MPC8540及外围电路模块是管理整个母板的中枢,完成板上及板间的数据、控制信息的传输管理,系统的配置等。信息大体流程:射频信息通过天线阵列进入多天线收发模块,进行A/D 转换、数字变频等操作后进入基带处理,包括在各AMC(DSP/FPGA)中进行同步、汇聚、FFT、IFFT、Tubro 译码、CRC校验等处理,最后通过GE模块交换处理接入IP网络。此平台可作为满足先进通信计算机(ATCA)规范的下一代基础设备开发系统。ATCA是一系列的规范,包括PICMG 3.0核心规范和传输子规范,RapidIO就是其中一种传输协议规范(PICMG 3.5)。基于这种标准,此无线宽带通信平台利用RapidIO高性能、高可靠性、低延时和低开销的特性为电信设备制造商提供了一个良好的解决方案。系统实现RapidIO互连是通过TUNDR公司的TSI578实现的。



图5 基于RapidIO无线宽带通信平台架构

3.3 系统主交换芯片TSI578介绍


TUNDRA半导体公司是大力推行RapidIO的产品制造商,推出串、并行RapidIO交换机,TSI578是其推出的第三代RapidIO交换机,支持80Gbit/s全集带宽,最多支持8个4X模式和16个1X模式端口,速率可达1.25、2.5和3.125Gbit/s。低功耗、鲁棒性、高性能、可升级性及灵活的端口配置使其适应多种应用。其内部的队列算法、可编程缓冲区和监控体系使其达到很好的流量控制。


3.4 系统各模块间的接口设计


此无线宽带通信系统是机架式的,在一个机架内最多可提供16个载板(即ATCA母板)槽位,各载板模块之间包含多种传输模式,分别提供系统管理层、控制层和资料层的连接。智能平台管理接口(IPMI)提供系统管理信息传输平台,它是一条与各槽都相连的I2C双串行信号线。这种冗余配置的设计,确保了在一条总线出现故障的情况下,管理信息仍正常传递。在管理层旁边的控制层称作Base接口,Base接口通过千兆以太网在载板模块间传播基本数据。载板模块间的高速数据传输是通过Fabric接口,由4X串行RapidIO链路实现的,每块载板均有4个串行RapidIO接口,分别连接到背板形成全网(Mesh)连接结构,板间传输的全集带宽在全双工方式下达100Gbit/s(每通道10Gbit/s)。


3.5 载板模块


每个载板模块可承载4个高级夹层卡(AMC,Advanced Mezzanine Card)子板模块。AMC是PICMG组织制定的高级子卡标准。AMC模块是支持ATCA系统的最小插入式模块,是下一代电信设备中最小的现场可更换部件(FRU,Field Replaceable Unit),现在整个行业都在从PCI夹层卡PMC和交换夹层卡XMC转向高级层板卡AMC,主要是因为AMC支持热插拔,使AMC能够提供具有编程功能的现场可替换模块,灵活性强。AMC模块支持的处理器类型有PowerQUICC III、FPGA、ASIC和DSP芯片等;由于利用了新一代的交换式数据传输方式,因而可达到很高的数据传输速率,背板模块的具体实现可视用户应用情况而定,因而既兼顾了性能,又提供了相当的灵活性。AMC板和背板间的互连是通过TSI578 RapidIO交换芯片来实现的,载板上的全集带宽达80Gbit/s,数据传输以串行RapidIO方式进行。载板上还包括电源、复位、配置、时钟和指示等模块。


3.6 灵活的配置


此无线宽带通信平台是基于模块化结构的、兼容的、可扩展的硬件架构,因此可以根据应用需求增减系统配置,达到配置的合理化。最基本的系统配置是由含16槽的机架及2块含2个AMC模块的载板组成。其他模块可根据应用需求来增减。多机架的互连系统是通过4X串行RapidIO以光纤方式连接的,在两个机架的互连结构中,每个机架的光纤互连模块至少需要占用一个AMC模块。


3.7 平台的实现


FPGA器件的速度和门数持续增长,其性能达到了半导体技术所能达到的极限。新的基于并行或串行差分信号技术的高速互连技术,如RapidIO互连技术,提供了广泛多样的高级系统特征,包括硬件纠错、软件透明性和系统可扩展性,FPGA 在为RapidIO实现提供方便的同时仍提供了足够的定制灵活性,其结合是完美的。现在,在Xilinx 公司Virtex II FPGA上已实现RapidIO核的终端设备。该终端节点设备配合RapidIO交叉开关可以用在新型多处理器互连系统的构建中,如替代本系统中的TSI578,可以大大提高嵌入式系统的整体运行性能。


3.8 设计中的其他注意事项


由于RapidIO端口速率可达3.125Gbit/s,所以在电路板设计时要求更严格、精确,符合高速IO设计需求。为了保持信号的完整性、小倾斜(0.005bit),在4X串行模式,RapidIO 4组差分对之间及两差分线之间信号线长度差不得超过10mil,且两差分线需尽量靠近及等长。


4. 结论

本文通过对无线宽带通信平台的性能分析,说明了基于RapidIO的体系结构可为多处理器系统的互连带来更好的解决方案,以及更强大的功能。RapidIO代表了总线技术的发展方向,基于RapidIO架构的系统为下一代通信及数据网络应用提供了一个高性价比、高可靠性的和符合现代传输需求的应用,给应用市场提供一个良好的解决方案。