宽带相控阵雷达高性能信号处理系统
来源: 计算机工程   发布时间: 2016-10-13 15:46   557 次浏览   大小:  16px  14px  12px
宽带相控阵雷达的信号处理系统必须能在恶劣环境下快速处理超大带宽数据。为此,提出一种基于VPX总线标准的高性能信号处理系统。利用多种高速串行通信协议实现数据的灵活传输,采用现场可编程门阵列技术和PowerPC技术相结合的方式进行高性能数据处理。应用结果表明,该系统支持超大带宽和超大功率,可用于苛刻环境下的高速数据传输。

吴长瑞,孔超,冀映辉,岑凡,蔡惠智,中科院声学所


关键诃:宽带技术;相控阵雷达;高性能信号处理;串行RapidIO协议;VPX总线标准

1 概述

各种各样的应用背景要求现代雷达不仅局限于目标的探测,即雷达的位置参数(距离、速度、角度等),还要给出目标的属性和目标的细微特征,如目标大小、形状和更加精确的目标位置参数⋯。宽带相控阵雷达是满足上述性能的雷达之一。宽带相控阵雷达采用宽带技术与相控阵雷达技术相结合,既具有相控阵雷达技术的优势:(1)快速波束扫描和波束形成能力;(2)密集目标的检测跟踪能够力;(3)远距离目标探测能力。同时它也具有宽带雷达技术的优势:(1)高分辨目标成像能力;(2)高精度目标特性测量能力;(3)非合作目标分类识别能力;(4)小目标(Low RCS)探测能力。


宽带相控阵雷达信号处理具有海量运算需求的应用背景,同时,宽带相控阵雷达常用于机载和舰载等环境中,对系统的抗震动性和抗冲击性等提出了更苛刻的要求。传统雷达信号处理系统采用32位宽或64位宽并行总线传输技术、DSP芯片处理技术和插针式连接器技术,在通信能力、处理能力和系统抗震性能方面都无法满足宽带相控阵雷达信号处理的需求。因此,如何设计带宽更高、处理速度更快并能适应恶劣环境的新体系信号处理系统来满足宽带相控阵雷达的应用需求已成为国内外研究的热点。


本文提出一种基于VPX总线标准的高性能信号处理系统,该系统采用多种高速串行通信协议相结合实现灵活传输,FPGA技术和PowerPC技术相结合实现高性能数据处理。


2 高性能雷达信号处理系统

为提高系统鲁棒性、稳定性和兼容性,本文设计的新体系雷达信号处理系统采用开放的VPX体系架构,多种高速串行技术相结合的传输方式,FPGA技术与PowerPC技术相结合的处理单元结构,利用高速差分连接器MutliGig RT2技术实现苛刻环境下超大功率、超大带宽传输。


2.1 体系架构发展现状


体系架构标准是指包括设备的机械尺寸、电源要求、散热设计、电气标准、管理信令、通信方式、互联结构等一系列的规范。目前的雷达信号处理机主要采用CPCI(CompactPCI)架构和VME(Versa Module Eurocard)架构,它们分别来自PICMIG组织和VITA组织的规范。


但在海量数据时代,上述2种架构的总线带宽均不能满足实际应用的需求。因此,PICMIG组织和VITA组织分别推出了CPCI Express总线标准和VPX总线标准,实现了体系结构升级和带宽突破。CPCI Expres架构支持通用的操作系统和热插拔技术,具有广泛的软件适应性和灵活性等特点;VPX具有更加坚固的机械结构和更强的冷却能力,支持并独立于多处理器计算机系统,使其在一些苛刻的高速传输需求领域有着较好的前景。同时两者具有很多共性,如开放的架构体系、高可靠性、易维护性和易扩展性等特点。因此,很难分辨孰胜孰劣。


2.2 VPX体系结构


由于更偏重于苛刻环境和系统散热等方面的考虑,因此本文系统采用VPX架构。VPX总线是VME技术的自然进化,它采用高速串行总线替代并行总线是其最主要的变化。表1列出了不同VITA的规范及性能比较。


表1 VITA规范及性能比较

相比于VITA组织其他的总线标准,VPX总线具有以下特点:


(1)结构上的高密度和灵活性。VPX总线符合IEEE 1101的3U和6U标准,同时允许不同的结构,以保证对原有系统的兼容性。

(2)增强带宽。使用高速串行接插件大幅提升了总线带宽。

(3)增强的电源设计。VPX规范通过增加背板的供电以及设计更加完善的散热系统(传导、液冷)满足了多处理器技术的功耗需求。

(4)同各种高速串行协议的兼容。

(5)采用全新的硅晶片式结构高速差分连接器MutliGig RT2,具有连接紧密,插入损耗小和误码率低等优点,每个差分对支持的数据带宽可高达10 Gb/s,而且硅晶片都带有ESD接地层和接触层,防止操作期问受意外放电影响。


2.3 多种高速串行通信协议相结合的传输技术


传统雷达信号处理系统中32位宽或64位宽的并行总线采用系统同步技术。采用这种同步技术的总线频率受其位宽的限制。总线之间的串扰随着频率的提高而越来越严重,信号同步也越来越困难,达到一定频率,总线数据就开始失真,就不能提高传输频率了。因此,采用系统同步的并行总线无法满足日益增加的带宽需求。


基于低压差分电平标准(LVDS)的高速串行总线传输技术能够弥补上述缺陷,传输速率可达Gb每秒。如Serial RapidIO协议、Aurora协议等。上述协议采用时钟打包和时钟恢复技术的串行传输技术,不用再考虑数据线和时钟线之间的Skew和Jitter等问题,更容易提高传输速率,而且减少线对数量,降低实现成本。采用信号的预加重和均衡处理,可以获得更好的信号完整性。Serial RapidIO技术、Aurora技术是由FPGA中Multi-Gigabit Transceiver硬核实现的。由于FPGA内部Multi-Gigabit Transceiver硬核数量有限,上述2种协议优先用于板间通信,板内FPGA与FPGA之问的通信可采用SST(source—synchronous LVDS interface)协议。SST协议利用FPGA擅长大数据量并行传输的特点和串并转换技术实现宽带数据传输,是一种不需Multi-Gigabit Transceiver硬核资源的高速串行传输技术。


为满足系统的灵活性、兼容性以及不同传输带宽需求,新型雷达信号处理系统采用多种高速串行通信协议相结合的传输方式。表2分析比较了目前主要的高速串行通信协议的主要工作模式、通信速度及应用范围。


表2 高速串行通信协议比较

2.4 FPGA技术与PowerPC技术的结合


在雷达信号处理领域,目前主要的处理单元有DSP、FPGA和CPU。DSP+CPU结构、FPGA+CPU结构或两者的混合结构是当前系统中采用的主要处理单元结构。不过,随着半导体技术的发展,FPGA 凭借其天然的可编程性,大数据量并行处理, 内嵌日臻完善的DSP硬核和高速串行Transceiver传输技术等优势,大有取代传统DSP的趋势。同时,FPGA 支持多种通信协议和电平标准,在未来的雷达信号处理系统中可以充当多协议之间转换桥的角色。Freescale公司的MPC8641 D是一款采用PowerPC架构适用于雷达信号处理系统的高性能CPU。它不仅具有成熟的操作系统,而且擅长任务调度和浮点运算。文中采用MPC8641D与FPGA结合的处理单元结构使系统获得更灵活的处理能力。


3 工程应用

在VPX出现前,雷达系统面临2个最基本的性能方面的限制为总线信号引脚可支持的最大数据带宽和每个板槽所提供的最大功率。VPX通过高速连接器和支持高级互联结构有效地解决了上述2个问题。


DBF是宽带相控阵雷达信号处理系统中典型的数据运算模块。DBF是一个全阵元的空域滤波器,其分布处理的结构需要交互传输,具有数据量大和路数多等特点,依靠传统的并行总线是无法完成的。


本文设计的基于VPX总线的DBF处理系统通过各种高速互联接口较好地解决这一难题。该系统由1块光纤以太网接入板、3块FPGA前置处理板、1块MPC8641D处理板和一个5槽的VPX背板组成。系统中所有板卡均按6U VPX机械尺寸设计的。图1为该系统原理框图。图2为该系统背板互联关系。



图1 VPX总线的宽带相控阵雷达DBF处理系统的原理框图


图2 VPX总线的竟带相控阵雷达DBF处理系统背板互联关系

系统RF前端由32条光纤传输32路子阵信号的数据。其中,每条光纤携带8个阵元的采样结果,共计2 Gb/s。该DBF处理系统的解决方案如下:


(1)光纤以太网接入板通过8片QSFP(Quad Small Formfactor Pluggable)模块接收32路光纤数据进行光电转换形成32路64 GBPS电信号。通过背板(图2中A、B 2路)传输给FPGA前置处理板0和板1。

(2)每块FPGA前置处理板各接收1 6路32 Gb/s信号进行半波束形成,两板卡之间通过图2中C路交换数据。

(3)2路半波束形成结果通过图2中D、E 2路传送FPGA前置处理板2进行最终波束形成计算。

(4)波束形成的权系数是由MPC8641D 计算并通过图2中F、G、H通道传输给FPGA前置处理板。


从图2可见,DBF处理的大量数据交换是通过机箱中VPX背板来实现的,背板各通道均能满足32路64 Gb/s波束形成的带宽需求。其中,通道A、B运行2路x8@3.125 GSPS Aurora协议;通道C、D、E均运行1路x8@3.125 GSPS Aurora协议;通道F、G、H运行x4@3.125 GSPS RapidIO协议。DBF 数据乘累加计算由FPGA前置处理板上FPGA XC5VSX95T完成,该FPGA内置丰富的DSP48E核。


此VPX机箱提供5V/10A、3.3V/10A和12V/50A的电源。机箱电源模块总的输出功率为683 W,系统采用气冷和传导制冷相结合的散热方式。


4 系统性能测试

4.1 计算能力溯试


计算能力是信号处理系统最关键的性能指标,系统性能测试首先就是计算能力测试。本文采用1024点单精度浮点复数基2 FFT算法测试不同处理器的计算能力。表3是处理单元计算能力的对比,可以看出,MPC8641D计算能力是DSP TS101计算能力的2.7倍,是DSP TS201计算能力的1.3倍。


表3 系统处理单元计算能力对比

4.2 通信能力测试


通信能力是信号处理系统又一关键性能指标,它直接影响信号处理系统的整体性能。本文利用板内或板间的2颗FPGA分别例化测试协议IP核,在保证链路误码率低于10-12的情况下测试链路数据速率。表4是RapidlO协议、Auror协议与DSPTS201 Link通信能力测试结果对比,可以看出,相比于DSP TS201 Link数据速率,本文系统的通信能力提高了4倍~8倍。


表4 通信能力测试结果对比

5 结束语

本文提出了一种高性能宽带相控阵雷达信号处理系统。该系统采用基于交换的VPX总线标准、多种高速串行通信协议相结合的传输方式以及FPGA与高性能CPU相结合的处理单元结构,具有宽带相控阵雷达所需要的处理能力,并支持各种带宽。测试结果表明,该系统支持超大带宽和超大功率,具备苛刻环境下处理高带宽数据的能力,是下一代雷达信号处理系统的发展方向。